一、基础工程配置
1、配置晶振
Disable（使用内部晶振）
BYPASS Clock Source（旁路时钟源，直接从外界导入时钟信号）
Crystal/Ceramic Resonator（晶体/陶瓷晶振，使用外部晶振）
2021030108583793.png (65.92 KB, 下载次数: 5)
下载附件
保存到相册
2022-9-28 19:45 上传
2、配置时钟
20210301090510279.png (95.55 KB, 下载次数: 4)
下载附件
保存到相册
2022-9-28 19:45 上传
3、配置程序下载仿真接口（SW：Serial Wire）
2021030109103463.png (107.82 KB, 下载次数: 3)
下载附件
保存到相册
2022-9-28 19:45 上传
4、引脚状态配置
20210301091556632.png (157.36 KB, 下载次数: 3)
下载附件
保存到相册
2022-9-28 19:45 上传
5、输出工程配置（不能中文）
20210301092420252.png (83.46 KB, 下载次数: 3)
下载附件
保存到相册
2022-9-28 19:45 上传
20210301092818311.png (83.71 KB, 下载次数: 6)
下载附件
保存到相册
2022-9-28 19:45 上传
6、生成代码工程
20210301093319695.png (49.53 KB, 下载次数: 2)
下载附件
保存到相册
2022-9-28 19:45 上传
二、基础外设配置
1、配置串口USART1
202103011001277.png (156.33 KB, 下载次数: 5)
下载附件
保存到相册
2022-9-28 19:45 上传
2、配置RTC
2021030110124387.png (148.27 KB, 下载次数: 5)
下载附件
保存到相册
2022-9-28 19:45 上传
20210301101333774.png (82.98 KB, 下载次数: 2)
下载附件
保存到相册
2022-9-28 19:45 上传
————————————————
版权声明：Davidysw